

Einführung in die digitale elektronische Steuerungstechnik

Lehrbrief 3

KDT-Praktikum
Einführung in die
digitale elektronische
Steuerungstechnik

Lehrbrief 3

Komplexe Speicherschaltungen und Ergänzungsschaltungen

Autoren: Dr. K. Mauersberger
Dr. D. Fischer

KAMMER DER TECHNIK
PRÄSIDIUM
Fachverband
Elektrotechnik
Sekretariatsbereich
Weiterbildung



Internes Lehrmaterial der Kammer der Technik.

Jede Vervielfältigung - auch auszugsweise - ist nur mit Genehmigung des Herausgebers gestattet.

Redaktionsschluß: Februar 1981

I 12 4 Ag 238/168/81 - Kr

<u>Inhaltsverzeichnis</u>	<u>Seite</u>	
5.2	Speicherbehaftete Schaltungen	4
5.2.1	Zähler	4
5.2.2	Schieberegister	17
5.2.3	Speicher	20
5.2.4	Aufgaben und Versuche zu 5.2	23
5.3	Ergänzungsschaltungen	25
5.3.1	Impulsgeneratoren	25
5.3.2	Interface-Schaltungen	32
5.3.2.1	Kopplung unterschiedlicher Logiksysteme	33
5.3.2.2	Eingangsschaltungen	35
5.3.2.2.1	Sicherheitstechnische Anpassung	35
5.3.2.2.2	Dynamische Anpassung	38
5.3.2.3	Ausgangsschaltungen	43
5.3.3	Aufgaben und Versuche zu 5.3	50
	Lösungen der Aufgaben	52
	Liste der Bausteine	56
	Literaturverzeichnis	58

5.2 Speicherbehaftete Schaltungen

Nachdem wir in den vorangegangenen Kapiteln den Entwurf kombinatorischer Schaltungen auch in Verbindung mit Speicherelementen kennengelernt und Realisierungsmöglichkeiten am Lehrgerät erprobt haben, wollen wir uns in diesem Kapitel komplexeren sequentiellen Schaltungen zuwenden.

Die zu lösenden Steuerungsaufgaben auf den verschiedensten Gebieten der Wirtschaft lassen sich in Teilaufgaben zerlegen, die sich oft wiederholen und somit zu Standardlösungen der Steuerungstechnik geworden sind. Solche Standardfunktionen sind z.B. Zählen, das Verschieben von Zahlenwerten bzw. Information und Serien-Parallelwandlungen.

Ob bei Verpackungsautomaten, Zeitmessungen oder Steuerungsaufgaben, bei denen bestimmte Handhabungen mehrmals ausgeführt werden sollen, immer sind irgendwelche Ereignisse zu zählen und ist bei Erreichen einer vorausbestimmten Anzahl eine Schalthandlung auszuführen. Zähler nehmen also in komplexen Steuerungen eine exponierte Stellung ein.

5.2.1 Zähler

Bei unseren Betrachtungen wollen wir voraussetzen, daß die zu zählenden Ereignisse durch geeignete Schaltungen (siehe 5.3.2.1.) bereits in eine Folge von Impulsen umgeformt wurden, deren statische und dynamische Eigenschaften eine direkte Beschaltung der Zähler gestatten.

Dualzähler

Der einfachste Aufbau eines Zählers ergibt sich, wenn das Zählergebnis im Dualcode (Abb. 5 LB 2) entsteht. Man spricht von Binär- oder Dualzählern.

Wir wissen, daß ein JK-Flip-Flop bei Beschaltung von J und K mit high als Frequenzuntersetzer arbeitet. Die am Takteingang angelegte Impulsfolge erscheint am Ausgang des FF mit der halben Frequenz. Wird dieser Ausgang als Eingang für eine nächste FF-Stufe geschaltet, so erhalten wir einen Binärzähler.




Abb. 1 Asynchroner Binärzähler mit JK-FF

In Abb. 1 ist eine solche Schaltung mit dem dazugehörigen Impulsdiagramm dargestellt. Vorteilhaft bei dieser Schaltung ist, daß der Zählbereich 2^n (n = Anzahl der Zählstufen) einfach erweitert werden kann. Der Inhalt des Zählers gibt stets die Anzahl der gezählten Impulse im Dualcode an. Ist bei Erreichen einer bestimmten Anzahl von Impulsen eine Schalthandlung auszuführen, so muß der Zählerstand dekodiert und daraus das Signal abgeleitet werden. Bei einer Änderung der Impulszahl muß entsprechend auch der Dekoder geändert werden (Es muß der neue Zählerstand erkannt werden.) Diese individuelle Erkennung kann entfallen, wenn Zähler zur Verfügung stehen, die auf diese Zählwerte voreingestellt werden können und rückwärts zählen, daß immer beim Zählerstand Null die gewünschte Anzahl an Zählimpulsen gezählt worden ist. Ein Rückwärtszähler ist leicht dadurch realisierbar, daß die FF-Ausgänge \bar{Q} als Taktsignal der nächsten Stufe verwendet werden. Die Dekodierung des Zählerstandes Null kann fest vorgenommen werden und evtl. mit in dem Schaltkreis integriert sein. Durch die Verwendung des Übertragsausganges bei integrierten Rückwärts-

Zählern, der zwischen den Werten 0 und $2^n - 1$ gebildet wird, ergeben sich ebenso einfache Realisierungen, wobei der Voreinstellwert um eine Einheit kleiner zu zählen ist.

Den bisher beschriebenen Zählern ist eigen, daß, bedingt durch die Laufzeiten der einzelnen FF, das Zählergebnis erst nach Durchlaufen aller FF richtig an den Ausgängen anliegt. Beim Übergang vom Zählerstand 7 zu 8 z.B. werden zeitweise an den Ausgängen falsche Zählerstände auftreten, wie Abb. 2 deutlich zeigt.




Abb. 2 Impulsdiagramm beim Übergang von 7 auf 8

Die einzelnen FF ändern ihren Wert nicht zum gleichen Zeitpunkt, sondern mit steigender Wertigkeit nacheinander. Man spricht von asynchroner Arbeitsweise. Diese asynchrone Arbeitsweise kann dazu führen, daß z.B. bei einer Dekodierung kurzzeitig fehlerhafte Impulse geliefert werden, deren Dauer aber ausreicht, um Speicher zu setzen. Wird die Frequenz der Impulsfolge soweit erhöht, daß zu keinem Zeitpunkt der aktuelle Zählerstand vorliegt und abgespeichert werden kann, ist die Grenzfrequenz des Zählers erreicht (z.B. in Abb. 2 ist keine Erweiterung des Zählbereiches bei gleichbleibender Frequenz möglich). Dies sind auch die hauptsächlichen Nachteile aller asynchronen Zähler. Bei synchronen Zählern treten die genannten Nachteile nicht mehr auf. Hier wird die Impulsfolge an die Takteingänge aller n JK-FF gelegt und dadurch ein gleichzeitiges Schalten

erreicht. Natürlich muß durch Beschaltung der J- und K-Eingänge erreicht werden, daß der Zähler im gewünschten Code zählt.
Abb. 3 zeigt einen synchronen Dualzähler /1/.




Abb. 3 Synchroner Binärzähler mit JK-FF mit Entwicklung der J- und K-Funktionen aus der Tabelle der Aussteuerbedingungen

Die logische Gleichung für die Beschaltung der J- und K-Eingänge (Vorbereitungseingänge) erhält man sehr schnell, wenn man sich die Impulsfolge für den Zählbereich mit den Zuständen der Speicherelemente aufschreibt. Ein Speicherelement wird immer dann gesetzt, wenn zum Taktzeitpunkt $J = \text{high}$ und $K = \bar{\phi}$ ist. Immer wenn ein Speicher gesetzt werden soll, muß einen Takt vorher $J = \text{high}$ werden. Durch Notierung all dieser Zustände als Funktion der Stellung der anderen Speicherelemente und entsprechender disjunktiver Verknüpfung erhalten wir die logische Gleichung für J eines Speicherelements. Sehr oft ergeben sich nach Anwendung der Kürzungsregeln sehr einfache Realisierungen.

In gleicher Weise stellt man die Gleichungen für K jedes Speicherelements auf.

Wenn der Zählbereich eine Potenz von 2 ist, wird der Aufwand für die Funktionen J und K ein Minimum.

Auch bei den synchronen Zählern können Vorwärts- und Rückwärtszähler aufgebaut werden.

Der Baustein D 193 enthält einen synchronen Zähler mit 4 Speicherelementen (4 bit), der sowohl vorwärts als auch rückwärts zählen kann. Er läßt sich auf beliebige Werte voreinstellen und erzeugt ein Signal, wenn der Zählerstand Null ist bzw. den Zählbereich überschreitet. Dadurch können diese Zähler problemlos kaskadiert werden, um den Zählbereich zu erweitern. Dieser Schaltkreis stellt ein universell einsetzbares Zählerelement dar. Beachten Sie bei der Anwendung dieses Bausteins, daß der Rückstelleingang während des Zählvorganges low-Potential tragen muß.

Dezimalzähler

Für eine Kontrolle der Zählerstände durch den Menschen (z.B. durch Anzeigen) eignen sich Dualzähler nicht besonders gut, da der Mensch gewöhnt ist, im dezimalen Zahlenbereich zu denken. Deshalb wurden Zähler entwickelt, die im BCD-Kode zählen.

Bei den synchronen Zählern wird durch die J- und K-Funktion erreicht, daß auf den Zählerstand 9 der Stand 0 folgt. Der Aufwand für diese Funktionen erhöht sich dadurch etwas. Der

Abb. 5 zeigt einen synchronen Dezimalzähler für eine Tetrade (Zehnerstelle).

Bei asynchronen Zählern muß durch Dekodierung der dualen Ziffer 10 ein Rückstellimpuls gebildet werden, der alle Speicherelemente rücksetzt (Ziffer 0) und gleichzeitig den Übertragsimpuls für die nächsthöhere gleichaufgebaute Zähldekade liefert, damit auch hier Kaskadierbarkeit erreicht wird (Abb. 4).







Abb. 4 Asynchroner BCD-Zähler mit JK-FP

Schaltkreis D 192 ist ein integrierter synchroner BCD-Zähler, dessen übrige Anschlußbedingungen mit dem D 193 übereinstimmen.



$$J_A = K_A = 1 \quad J_B = Q_A \bar{Q}_D \quad K_B = Q_A$$

$$J_C = Q_A Q_B \quad K_C = Q_A Q_B \quad J_D = Q_A Q_B Q_C \quad K_D = Q_A$$

Abb. 5 Synchroner BCD-Zähler mit JK-FF und Entwicklung der Ansteuerbedingungen

Zähler mit beliebiger Schrittweite und beliebigem Zählbereich

Für den Aufbau von asynchronen Zählern mit anderen Zählbereichen kann allgemein gesagt werden, daß durch Dekodierung des Zählerstandes der Abbruch der Zählfolge erreicht werden muß, indem der nach dem höchsten Zählerwert folgende Zustand erkannt und zum Rücksetzen des gesamten Zählers verwendet wird. Bei Rückwärtszählern ist mit dem Erreichen des Zählerstandes Null ein erneutes Laden des Zählers mit dem gewählten Zählbereich erforderlich.

Wie schon erwähnt, ist bei synchronen Zählern ein beliebiger Zählbereich leicht realisierbar. Gleichzeitig kann auch durch Wahl der J- und K-Funktionen die Schrittweite im Dualcode oder der Zählkode überhaupt gewählt werden.

Bei einem Einsatz von integrierten Zählerschaltkreisen besteht die Möglichkeit nicht, für die einzelnen FF die Ansteuerfunktionen zu verändern. Trotzdem werden sie wegen des geringeren Platzbedarfes und technologischen Aufwandes auch für beliebige Zählbereiche eingesetzt. Es wird wie bei den asynchronen Zählern der Zählerstand dekodiert und über den Eingang "Rückstellen" der Zählerstand Null erzwungen. Als Beispiel soll ein Zähler mit einem Bereich von Null bis 12 betrachtet werden, der im Dual- bzw. BCD-Kode arbeitet.




Abb. 6 Synchronzähler von 0 bis 12 mit D 193

Abb. 6 zeigt Realisierungsmöglichkeit im Dualkode.




Abb. 7 Synchronzähler von 0 bis 12 mit D 192

In Abb. 7 ist ein BCD-Zähler für die gleiche Aufgabe gezeigt. Beim Entwurf mit JK-Flip-Flops sind die logischen Funktionen für J und K jedes einzelnen Flip-Flops zu ermitteln. Aus der Tabelle der Ansteuerbedingungen und der gewünschten Impulsfolge der Flip-Flop-Ausgänge können diese Funktionen problemlos gewonnen werden. Im angegebenen Beispiel sind Karnaugh-Pläne für die einzelnen J- und K-Eingänge gezeigt. Beim Herauslesen der Funktionen sollte auf kürzeste Kettenlänge geachtet werden, um die maximale Zählfrequenz möglichst wenig abzusinken.

Beim Einsatz von integrierten Zählern ist eine Dekodierung der Ziffer 13 mit wenig technischem Aufwand möglich, wenn man bedenkt, daß die Zählerstände 14 und 15 nicht auftreten können. Die gleiche Erkennungslogik wird auch bei einem asynchronen Zähler mit JK-FF eingesetzt. In beiden Fällen ist zu beachten, daß sowohl der IS D 193 als auch der IS D 192 mit high rückgesetzt wird und während des Zählens dieser Rückstelleingang low haben muß. (Abweichung zum IS D 172 beachten)

Eine Realisierung mit D-FF ist ebenfalls prinzipiell möglich. Wegen des hohen Aufwandes bei der Bildung der D-Funktionen

wird eine synchrone Arbeitsweise nicht in Frage kommen. Ein asynchron aufgebauter Zähler mit D-FF (D 174) benötigt weniger Schaltkreise als bei Verwendung des JK-FF (D 172). Bedingt durch die Flankensteuerung des D 174 muß allerdings mit einer größeren Störempfindlichkeit als bei Master-Slave-FF gerechnet werden.

Die Dezimalvariante dieser Zähl Aufgabe ist bei Verwendung des Schaltkreises D 192 besonders einfach. Der Übertragsimpuls beim Übergang von 9 nach 10 wird intern gebildet. Zusätzlich muß nur der Zählerstand 13 dekodiert werden.




Abb. 8 Realisierungsbeispiel für einen asynchronen BCD-Zähler mit JK-FF (Zählbereich 0 bis 12)

Die asynchrone Variante mit JK-FF (Abb. 8) erfordert die umfangreichste Zusatzlogik. Beim Erreichen der Ziffer 10 sind die FF-Ausgänge Q_A bis Q_D rückzusetzen und Q_E zu setzen. Nach Erreichen des Zählerstandes 13 sind alle fünf FF in den Anfangszustand zu setzen. Die notwendige Logik ist in Abb. 8 mit gezeigt.




Abb. 9 Realisierungsbeispiel eines synchronen BCD-Zählers mit JK-FF (Zählbereich 0 bis 12)

Die synchrone Variante mit JK-FF wird wie beim Dualkode entworfen, wobei sich der veränderte Zählkode in der Zuordnung der Felder im K-Plan zeigt.

Die in den Abbildungen 6 bis 9 vorgestellten Varianten können auch kombiniert werden.

Überschreitet der gewünschte Zählbereich nur wenig den Bereich eines integrierten Zählers, so kann ein JK-FF nachgeschaltet werden. Spätere Erweiterungen sind dann allerdings nur durch weiteres Hinzufügen von Zählelementen möglich.

Sonderformen von Zählern

Ein weiteres breites Anwendungsgebiet finden Zähler bei Aufgaben, wo eine vorhandene Impulsfolge nur geteilt werden soll. Nach einer bestimmten Anzahl von Eingangsimpulsen soll ein Ausgangsimpuls gebildet werden. Diese Einrichtung wird als Teiler bezeichnet. Unterschiedlich zu den Zählern ist, daß der Kode des Teilers uninteressant geworden ist. Wichtig ist das geforderte Untersetzungsverhältnis. Teiler haben deshalb in der Regel nur einen Ausgang. Für Teilerverhältnisse $1 : 2^n$

wird nur der Ausgang des n -ten-FF als Ausgangsgröße interessant. Bei anderen Teilverhältnissen kann entweder das Zählerrücksetzsignal oder ein Ausgang der FF verwendet werden. Für einen Teiler 1 : 13 kann von den Zählern aus Abb. 7 der Ausgang Q_C oder Q_D verwendet werden. Für einige Anwendungen ist beim Einsatz von Teilern zu berücksichtigen, daß das Ausgangssignal häufig nicht symmetrisch ist.

Beim Einsatz von Ziffernanzeigeröhren ist eine duale Verschlüsselung der einzelnen Ziffern ungünstig, da die Röhren für jede Ziffer einen Eingang besitzen. Eine Zifferndarstellung im $\frac{n}{1}$ -Kode ist dafür sehr vorteilhaft. Ein Zähler, der in diesem Kode arbeitet, läßt sich ohne Dekodierung mit diesen Anzeigeröhren koppeln. Die Forderung an diesen Zähler ist, daß er n -Ausgänge besitzt (für die dezimale Ziffernanzeige gilt $n = 10$), von denen immer nur ein Ausgang H-Potential führt, während alle anderen L-Potential besitzen. Ein derartiger Zähler wird Ringzähler genannt und ist in Abb. 10 dargestellt /2/.




Abb. 10 Ringzähler für 4 bit mit D 172

Sein Aufbau entspricht dem eines Schieberegisters (siehe 5.2.2), bei dem die Ausgänge des letzten Speicherelementes mit den J- und K-Eingängen des ersten FF verbunden sind, wodurch eine Ringstruktur entsteht.

Der Ausgangszustand des Ringzählers wird hergestellt, indem das erste FF gesetzt und alle anderen Speicher rückgesetzt werden. Mit jedem Taktimpuls wird das eine H-Signal in den folgenden Speicher übernommen.

Wird n groß, steigt der Platzbedarf trotz fehlender Dekodierung stark an. Einen Kompromiß stellt der Johnson-Zähler (Möbius-Zähler) dar. Durch Kreuzen der Rückführungen entsprechend Abb.11




Abb. 11 Johnsonzähler mit 4 JK-FF

wird erreicht, daß ausgehend von dem Anfangszustand (alle FF rückgesetzt) so lange high in die Kette eingeschrieben wird, bis auch das letzte FF gesetzt ist. Durch die Kreuzung wird nun low in die Kette eingeschrieben bis der Anfangszustand wieder erreicht wird. Dieser spezielle Zählkode gestattet mit

n Speicherelementen 2^n Zustände (Zählbereich) zu unterscheiden, wenn eine Dekodierlogik eingesetzt wird. Die Dekodierung beschränkt sich auf eine UND-Verknüpfung mit 2 Eingängen je Ausgang.

5.2.2 Schieberegister

Schieberegister haben die Aufgabe, bestimmte Informationen aufzunehmen und nach einer gewissen Zeit in gleicher oder umgewandelter Form wieder abzugeben. Sie erfüllen eine Zwischenspeicher- und Umsetzerfunktion.

Man unterscheidet 2 verschiedene Möglichkeiten der Informations-eingabe in Schieberegister.

Die einzuschreibende Information wird zeitlich nacheinander (seriell) an einen Eingang gelegt. Zu jedem bit gehört ein Taktimpuls, durch den das Informationsbit in das Schieberegister übernommen wird. Jeder Taktimpuls schiebt die in einem FF enthaltene Information um einen Speicherplatz weiter. Daher kann mit jedem Taktimpuls ein neues Informationsbit eingeschrieben werden. Für das Einspeichern von n-Informationsbits sind n Takte notwendig.

Eine zweite Möglichkeit ist die parallele Informationseingabe. Alle Informationsbits werden gleichzeitig an alle Speichereingänge gelegt und mit einem Takt übernommen.

Ebenso wie bei der Informationseingabe kann die Informationsausgabe seriell oder parallel vorgenommen werden. Alle Kombinationen der Ein- und Ausgabe sind möglich und sinnvoll.

Für die Übertragung von Informationen über weite Strecken wird, um Leitungsaufwand zu sparen, die serielle Übertragung bevorzugt. Die parallel erzeugte oder bereitgestellte Information muß vor der Übertragung und danach gewandelt werden. In beiden Fällen werden Schieberegister verwendet. Auf der Senderseite wird ein Schieberegister mit paralleler Eingabe und serieller Ausgabe und auf der Empfängerseite ein Register mit serieller Eingabe und paralleler Ausgabe eingesetzt.

Die Funktion der getakteten Übernahme der Information vom vorherigen Speicherelement wird erreicht, wenn Q mit J und

\bar{Q} mit K verbunden wird. Besonders geeignet für Schieberegister sind flankengesteuerte D-FF, da nur die Verbindung Q mit D hergestellt werden muß.




Abb. 12 4-bit-Schieberegister mit seriellen und parallelen Ein- und Ausgängen

In Abb. 12 ist ein 4-bit-Schieberegister mit JK-FF und paralleler sowie serieller Ein- und Ausgabe gezeigt. Eine Realisierung mit D-FF hat wegen des geringeren Platzbedarfes (2 FF in einem Schaltkreis) Vorteile.

Im Zusammenhang mit Rechenoperationen und Rechenschaltungen werden Schieberegister benötigt, die die dualen Zahlenwerte in beiden Richtungen verschieben können (Rechtsschieben entspricht einer Division durch 2, während eine Linksverschiebung einer Verdopplung entspricht). Dabei ist vorausgesetzt, daß das höchstwertige bit der Zahl links steht.

Vom Halbleiterwerk Frankfurt/Oder wird ein universell einsetzbares integriertes Schieberegister als Schaltkreis D 195 angeboten. Die Integration des Multiplexers gestattet sowohl eine serielle Verschiebung als auch die parallele Datenübernahme,

die für die andere Schieberichtung ohne weitere Logik genutzt werden kann.




Abb. 13 Verschaltung eines D 195 zum Links-/Rechts-Schieberegister

Abb. 13 zeigt ein Schieberegister für beide Richtungen. Bei dieser Schaltung nimmt der Eingang T 1 die Takte für Rechtsschieben und T 2 die Takte für Linksschieben auf. Mit dem Eingang MC wird die Schieberichtung ausgewählt. Eine Erweiterung der Schiebekette ist durch den Einsatz mehrerer D 195 möglich. Die Takt- und Steuereingänge werden parallel betrieben und der Ausgang Q_D mit ES verbunden.

Beim Einsatz der Schaltkreise D 195 ist zu beachten, daß der Steuereingang MC, ebenso wie die R, S und T. Eingänge der Schaltkreise D 172 und die R und T Eingänge der D 174, zwei Lasteinheiten darstellen.

Nachteilig wirkt sich beim Einsatz des D 195 die fehlende Möglichkeit des Löschsens der Information aus. Man kann nur das Schieberegister seriell oder parallel mit "Null" laden, was den Umfang der äußeren Beschaltung erhöht.

5.2.3 Speicher

Bei komplexen Steuerungsaufgaben ist oftmals wie in der Rechen-technik die Speicherung von größeren Datenmengen erforderlich. Es müssen einmal Meßwerte der unterschiedlichsten Prozeßgrößen abgespeichert werden und zum anderen sind zum Beispiel bei Programmsteuerungen ganze Programme in Speichern aufzubewahren. Zum Speichern von einzelnen bits (einzelne Digitalwerte) werden Flip-Flops in den bekannten Realisierungsformen eingesetzt (D-FF, JK-FF, Latch) und sollen hier nicht nochmals betrachtet werden.

Für das Speichern von einzelnen Worten oder Werten (meist 8- bzw. 16-bit) werden als Speicher Register eingesetzt. Dabei haben die Register die Eigenschaften, die wir beim Schieberegister kennengelernt haben. Die dadurch entstehenden Speicherstrukturen gestatten das Ausgeben der gespeicherten Worte nur in bestimmten Folgen.

Z.B.: FIFO-Speicher (First - In First - Out)

Die zuerst in den Speicher übernommene Information wird zuerst wieder ausgegeben.

LIFO-Speicher (Last - In First - Out)

Es werden die Daten, die zuletzt eingelesen werden, zuerst wieder ausgegeben.

Es kommen neben Schieberegistern mit Paralleleingang auch Zähler mit Voreinstellung zum Einsatz.

Zum Speichern größerer Datenmengen ist der Einsatz von Registern nicht mehr effektiv.

Einmal werden die Möglichkeiten, die die Register bieten (Schieben, Zählen ...), nicht mehr benötigt und zum anderen ist der Platzbedarf zu groß. Die Bauelementehersteller haben deshalb spezielle Speicherbausteine entwickelt, die jetzt vorteilhaft einsetzbar sind. Dabei wurde ein anderes Organisationsprinzip verwendet, da wegen der zu großen Zahl der Ein- und Ausgänge eine parallele Arbeitsweise nicht mehr möglich ist.

Die Speicherelemente besitzen Datenein- und -ausgänge und Adresseingänge.

Mit den Adresseingängen werden bestimmte Speicherwerte im

Speicher ausgewählt, die dann über die Dateneingänge erreichbar sind. Die Adressen werden meist im Dualkode angelegt und im Speicherbaustein dekodiert. Mit einer 8-bit-Adresse können demnach $2^8 = 256$ Speicherworte aufgerufen werden.

In Anlehnung an die Mikrorechentechnik werden die Speicherworte meist 8-bit parallel abgespeichert. Andere Elemente gestatten auch die Speicherung einzelner bits.

Die Trennung von Adress- und Datenleitungen gestattet eine einfache Struktur des Aufbaues. Für mehrere Speicherschaltkreise können sowohl die Datenleitungen als auch die Adressleitungen untereinander parallel geschaltet werden. Mit einem Adressbit (meist das höchstwertige) muß nur zwischen beiden Speichern eine Auswahl getroffen werden, d.h., mit einem bit kann jeder einzelne Schaltkreis aufgerufen werden (Bausteinauswahl). Diese einfache Struktur wurde in der Mikrorechentechnik durchgängig eingeführt. Es bestehen Adress- und Datenleitungen, an die die einzelnen Bausteine angeschaltet werden. Die Sammelleitungen werden dann als Bus bezeichnet.

Bei den Speichern existieren verschiedene Ausführungsformen. Für die Abspeicherung von Meßwerten oder Steuerwerten müssen die einzelnen Speicher beschrieben und gelesen werden können. Diese Speicher werden als Schreib-Lese-Speicher oder RAM-Speicher (Random Access Memory) bezeichnet. Sie sind universell einsetzbar. Der Preis und der Platzbedarf sind höher als bei den folgenden Speicherelementen.

In TTL-Technik wird vom HFO ein Speicher angeboten, der 16 bit Speicherkapazität besitzt. In Abb. 14 wird dieser Speicher gezeigt. /3/

Er ist in Form einer Matrix von 4 Spalten und 4 Zeilen aufgebaut. Mit je 2 bit Adresse für Zeilen und Spalten können die einzelnen Speicherzellen ausgewählt werden. Über zusätzliche Steuereingänge wird zwischen "Speicher schreiben" und "Speicher lesen" unterschieden.




Abb. 14 RAM-Speicher (16 bit) D 181

Für das Abspeichern von Werten, die von der Steuerung nur gelesen werden sollen, kommen Nur-Lese-Speicher oder ROM-Speicher (Read-Only-Memory) zum Einsatz. Der Speicher wird vom Bauelementhersteller mit dem gewünschten Speicherinhalt verkauft. Diese Schaltkreise entstehen immer in enger Zusammenarbeit von Hersteller und Anwender.

Eine Zwischenstellung nehmen die programmierbaren Lesespeicher ein. Der Anwender kann diesen PROM-Speicher (Programmable Read-Only-Memory) mit einem Programmiergerät selbst programmieren. Ein Löschen des Speichers ist meist mit ultravioletttem Licht für den gesamten Speicher möglich.

5.2.4 Aufgaben und Versuche zum Abschnitt 5.2

1. Stecken Sie den in Abb. 1 gezeigten Zähler auf dem Lehrbaukasten, und zeigen Sie sich den Zählerstand mit Hilfe der 7-Segmentanzeige an! Takten Sie den Zähler mit dem Handtakt!
2. Erweitern Sie Aufgabe 1, indem Sie den Zustand 4 durch Dekodierung der FF-Ausgänge erkennen und damit ein weiteres JK-FF takten, dessen J- und K-Eingänge ständig high besitzen! Beobachten Sie beim erneuten Takten dieses FF, und erklären Sie, weshalb das FF beim Übergang von 5 nach 6 und von 7 nach 0 den Zustand nochmals ändert!
3. Ändern Sie die in Aufgabe 1 gesteckte Schaltung, indem Sie das zweite FF mit \overline{Q}_A und das dritte FF mit \overline{Q}_B takten! Welche Ziffernfolge ergibt sich jetzt ?
4. Entwerfen Sie einen synchronen Dualzähler mit 3 JK-FF, indem Sie Abb. 3 entsprechend abrüsten! Zeigen Sie sich wieder die Zählerstände mittels 7-Segmentanzeige an! Takten Sie den Zähler mit dem Handtakt!
5. Erweitern Sie Aufgabe 4 wie in Aufgabe 2 beschrieben! Beobachten Sie das zusätzliche FF beim Takten! Begründen Sie die Änderungen gegenüber Aufgabe 2!
6. Überprüfen Sie die Schaltung in Abb. 4 am Lehrbaukasten!
7. Ändern Sie Aufgabe 6 in einen Zähler, der von 0 bis 13 zählt!
8. Überprüfen Sie die Schaltung in Abb. 5 am Lehrbaukasten!
9. Entwerfen Sie einen synchronen Zähler, der von 0 bis 6 zählt, und erproben Sie Ihre Lösung am Lehrbaukasten!
10. Überprüfen Sie die Schaltungen der Abbildungen 6 und 7 am Lehrbaukasten!
11. Entwerfen Sie mit Zählerbausteinen D 192 und D 193 jeweils einen Zähler für die Stunden einer Digitaluhr (0 bis 23)! Zeigen Sie die Stunden an, und takten Sie den Zähler mit der Hand! Überprüfen Sie die Richtigkeit am Lehrbaukasten!

12. Ein Verpackungsautomat soll eine durch Dualzahlen eingegebene Anzahl von Stückgütern abpacken. Bei Erreichen der vorgewählten Anzahl soll ein Impuls ausgegeben werden, welcher im Automat einen Transport und Behälterwechsel auslöst. Durch einen Prozeßimpuls (Schalter 9) soll der Zählvorgang erneut gestartet werden.
Entwerfen Sie die Zähleinrichtung, wobei die Anzahl mit den Schaltern 9 dual von 1 bis 15 vorgewählt werden soll! Die Impulsfolge der Stückgüter wird mit dem Takt 2 Hz nachgebildet.
13. Untersuchen Sie die Arbeitsweise eines Schieberegisters nach Abb. 13 am Lehrbaukasten!
Übernehmen Sie eine selbstgewählte Information in das Register parallel und auch seriell!
14. Machen Sie sich mit der Arbeitsweise des Johnson-Zählers vertraut, indem Sie 3 JK-FF zusammenschalten!
Dekodieren Sie die sechs Zustände mit Hilfe von 6 NAND mit 2 Eingängen (und 6 Negatoren, wenn die Ausgänge high-aktiv sein sollen)!
15. Erproben Sie den Speicherschaltkreis D 181! Verwenden Sie für die Adressierung der X-Eingänge ein Schieberegister und für die Y-Eingänge Handschalter (9)!
Schreiben Sie selbstgewählte Informationen ein, und lesen Sie diese wieder!

5.3 Ergänzungsschaltungen

5.3.1 Impulsgeneratoren

Große Einrichtungen zur digitalen Informationsverarbeitung arbeiten fast ausschließlich synchron. Der wichtigste Grund für diese gewählte Arbeitsweise ist die exakte zeitliche Entkopplung verschiedener Funktionen, die sich in einer einfachen Projektierung und Prüfbarkeit der Einheiten bemerkbar macht. Diese Vorteile der besseren Transparenz einer Steuereinrichtung und die Vermeidung von Wettlauferscheinungen bzw. Hasard's kompensieren den Nachteil der stets langsameren Verarbeitungsgeschwindigkeit gegenüber asynchronen Einrichtungen.

Während bei asynchronen Steuerungen ein erreichter Betriebszustand (Status) unmittelbar einen Zustandswechsel von Speichern oder einen Startimpuls für eine Folgeoperation auslöst, werden durch periodische Signale in synchron arbeitenden Einrichtungen alle Zustandswechsel getaktet vorgenommen. Die Zeit zwischen 2 Taktsignalen muß dabei größer sein als die Signallaufzeit in der längsten Kette logischer Elemente.

Die Grundlage für die ordnungsgemäße Funktion getakteter Schaltungen ist ein systemgerechter Takt. Er muß den statischen und dynamischen Parametern des anzusteuernenden Bausteinsystems gerecht werden. Dies wird am einfachsten gewährleistet, wenn für Takterzeugung und logische Verarbeitung Bauelemente gleicher Technologie zum Einsatz kommen. Dabei ist unter Umständen die relativ hohe Kapazität der Taktleitung zu beachten, die durch ihre geometrische Länge und die Zahl der anzusteuernenden Eingänge (Lasten) zustande kommt. Weiterhin können lange Leitungen bei Fehlanpassung durch Reflexionen zu Funktionsstörungen, besonders an den kritischen, flankengesteuerten Takteingängen, führen. Weitere Anforderungen an den Takt werden durch die Prozeßseite gestellt. Dazu gehört außer der Frequenzkonstanz unter Umständen die Forderung nach Start- und Stopbarkeit des Taktsignales durch einen Steuereingang und u.U. die Notwendigkeit, äußere Signale durch den erzeugten Takt zu synchronisieren.

Für die Realisierung von Impulsgeneratoren wurden in der diskreten Schaltungstechnik hauptsächlich astabile Multivibratoren

aus 2 kapazitiv gekoppelten Negatoren (Abb. 15) eingesetzt.




Abb. 15 Symmetrischer Impulsgenerator (diskrete Bauelemente)




Abb. 16 Symmetrischer Impulsgenerator (TTL-IS)

Die in Abb. 16 gezeigte Schaltung eines astabilen Multivibrators mit TTL-Elementen kommt der bekannten diskreten Schaltungsstruktur am nächsten. Die geringfügigen Abweichungen gegenüber Abb. 15 ergeben sich durch die besondere Schaltung des Multiemittertransistors im TTL-Eingang. Beim Einsatz integrierter Bauelemente hat man auch bei den Impulsgeneratoren nach Lösungen gesucht, die mit einer minimalen Anzahl zusätzlicher Widerstände und Kondensatoren funktionieren. Da es zur Erzeugung von rechteckförmigen Schwingungen ausreicht, das Ausgangssignal eines Negators zeitverzögert auf den Eingang zurückzuführen, erhält man durch die Reihenschaltung zweier weiterer Negatoren in der Rückführung die einfachste Generatorschaltung. Diese Anordnung hat durch die bauelementetypische Signalverzögerungszeit eine konstante Frequenz. Um die je nach Anwendungsfall benötigte Frequenz zu erzeugen, hat sich die Einschaltung eines RC-Gliedes mit integrierendem Charakter in der Rückführung bewährt. Die Zeitverzögerung ist dabei entsprechend der Zeitkonstante τ

$$\tau = R \cdot C$$

(1)

eines solchen Gliedes proportional dem Produkt aus Widerstand und Kondensator.




Abb. 17 Unsymmetrischer Impulsgenerator (TTL-IS)

Die Abb. 17 zeigt eine praktisch erprobte Schaltung geringen Aufwandes. Der Widerstand R ist sehr niederohmig und hat mit $\approx 220 \Omega$ seinen optimalen Wert. Wesentlich größere Werte für R sind bei Standard-TTL nicht möglich, da sonst der Eingang des Gatters 1 bei einem Strom von max. 1,6 mA nicht mehr das low-Potential ($\leq 0,8 \text{ V}$) erreichen kann. Der Kondensator am Eingang des Gatters 1 ist nicht gegen Masse geschaltet, sondern mit dem Ausgang des Gatters 2 verbunden, so daß sich die Eingangsspannung des Gatters 1 bei Erreichen der Schwellspannung stets sprunghaft ändert. Die Kapazität kann in weiten Grenzen ($100 \text{ pF} \dots 100 \mu\text{F}$) variiert werden. Um den Eingangstransistor des Gatters 1 vor negativen Spannungen zu schützen, soll mindestens bei $C > 5 \mu\text{F}$ die gestrichelt gezeichnete Diode vorgesehen werden. Die Schwingfrequenz errechnet sich näherungsweise nach Formel (2):

$$f = \frac{1}{3 R \cdot C} \quad (2)$$

Da ein Kondensator von $10 \mu\text{F}$ bereits so groß wie die IS D 100 ist und immer noch eine Frequenz von $\approx 150 \text{ Hz}$ ergibt, ist die Schaltung nach Abb. 17 nur für mittlere bis hohe Frequenzen ($0,1 \text{ KHz} \dots 5 \text{ MHz}$) zu empfehlen. Für kleine Frequenzen ($0,01 \text{ Hz} \dots 1 \text{ KHz}$) wird in /4/ vorgeschlagen, statt weiterer

Vergrößerungen der Kapazität C eine Erhöhung des Widerstandes R durch Schaltungsänderung (Abb. 18) zu ermöglichen.




Abb. 18 Impulsgenerator für niedrige Frequenzen

Dazu wird vor das Gatter 1 ein Negator geschaltet, der aus einem diskreten Transistor hoher Stromverstärkung besteht.

Um diese Negation in der Rückführung zu berücksichtigen, wird der Widerstand R1 hinter dem Gatter 2 angeschlossen. Der Strom aus dem Eingang des Gatters 1 wird jetzt bei leitendem Transistor durch die Kollektor-Emitter Strecke niederohmig zu Masse abgeleitet, während der Widerstand R1 nur den um den Stromverstärkungsfaktor kleineren Basisstrom liefern muß. Bei Stromverstärkungswerten $B > 100$ kann R etwa den 1000fachen Wert annehmen, so daß für gleiche Frequenzen gegenüber der Schaltung 3 die Kapazität auf $1/1000$ gesenkt werden kann (bzw. die Frequenz bei gleichem Kondensator reduziert wird). Der Widerstand R2 in Abb. 18 ist zur Schwingungserzeugung prinzipiell nicht erforderlich. Durch ihn läßt sich aber das Verhältnis der Dauer von low- und high-Phase ändern. Dadurch kann annähernd eine symmetrische Rechtecksschwingung eingestellt werden. Wird unter allen Umständen für die Funktionssicherheit einer anzusteuern- den synchronen Schaltung genau gleiche Länge beider Taktphasen gefordert, so ist dies realisierbar, indem man eine beliebige Generatorschaltung mit doppelter Frequenz einsetzt und den Ausgang noch über ein Frequenzhalbierglied (JK-FF als Unter- setzerstufe) führt.

Werden sehr kurze high- oder low-Phasen bei relativ großer

Periodendauer verlangt, so gibt es dazu speziell dimensionierte Generatoren z.B. in /4/. Es ist aber meist einfacher, eine der oben angeführten Schaltungen einzusetzen und mit einer nachfolgenden Impulsverkürzung (Abschnitt 5.3.2.1.2) zu arbeiten.

Werden an die Frequenzkonstanz hohe Anforderungen gestellt ($\Delta f : f \ll 1\%$), so sind einfache Anordnungen aus Negatoren und RC-Gliedern nicht geeignet. Etwas bessere Ergebnisse sind durch Kombination aus Operationsverstärker (z.B. A 109) und RC-Glied erreichbar /5/. Die besten Ergebnisse sind jedoch mit quarzstabilisierten Generatoren zu erzielen. Aus der Fülle möglicher Schaltungen ist in Abb. 19 eine Variante gezeigt, die eng mit der Struktur nach Abb. 17 verwandt ist.




Abb. 19 Quarzstabilisierter Impulsgenerator

Forderungen nach so eng tolerierten Frequenzen treten in der industriellen Steuerungstechnik aber selten auf. Nur wenn die Impulse als Zeitbasis benutzt werden sollen und mit nachgeschalteten Zählern eine Uhr aufgebaut wird, sind Toleranzen $\Delta f : f < 10^{-5}$ erforderlich.

Wie eingangs schon erwähnt wurde, ist es eine häufige Aufgabenstellung, taktgesteuerte Abläufe manuell oder bedingungsabhängig zu starten und zu stoppen.

Besonders leicht einzusehen ist dieses Problem bei Zeitmessungen.

Die vorgestellten Impulsgeneratoren in den Abb. 18 und 19 verfügen über einen solchen Steuereingang. Wie aus den Grundlagen der Kombinatorik bekannt ist, läßt sich jedes UND und NAND-Glied durch logisch 0 (low-Potential bei TTL) an einem einzigen

Eingang sperren. Je nachdem, wie viele Negationen zwischen gesperrtem Element und Ausgang vorhanden sind, wird der Ruhepegel festgelegt. Bei einem high-Pegel als Startsignal kann deshalb auch am Ausgang bestimmt werden, ob mit einem H/L- oder einem L/H-Übergang begonnen wird. Als Besonderheit ist in Abb. 17 außer dem einen Stoppsignal am Gatter 1 gestrichelt ein zweiter Stopeingang am Gatter 2 dargestellt, der aber nur zusätzlich mit benutzt werden darf. Je nachdem, ob Gatter 1 oder Gatter 1 und 2 gesperrt wird, ändert der Ausgang seinen Ruhezustand.

Diese häufig empfohlene Möglichkeit zum Starten und Stoppen hat aber 2 entscheidende Nachteile. Ein erster Nachteil ist, daß die Verlustleistung in den Gattern zwischen Stop- und Betriebsphase unterschiedlich ist und damit auch die Temperatur schwankt, die wiederum die Frequenz beeinflusst ($\Delta f:f = \max 10\%$). Nach dem Starten des Generators ist die erste Periode durch das Anschwingen beeinflusst, und die Frequenz läuft erst mit Erreichen der Betriebstemperatur auf einen stabilen Wert ein. Diesen Nachteil kann man einfach eliminieren, indem man nicht den Generator selbst stoppt, sondern nur dessen ständig gebildetes Ausgangssignal mittels UND bzw. NAND tort.

Ein zweiter Nachteil des Stoppens am Generator, der auch bei einem einfachen nachgeschalteten Tor auftritt, ist, daß mit dem angelegten low-Pegel sofort das Tor geschlossen wird und damit keine definierte Beendigung des Taktsignales gewährleistet ist. Dieser Sachverhalt gilt auch für das Starten eines Impulszuges am nachgeschalteten Tor. Abhilfe bringt hier nur die Synchronisierung des Start-Stop-Vorganges mit dem frei laufenden Generator.




Abb. 20 Synchronisation eines manuell ausgelösten Signales

Abb. 20 zeigt eine Möglichkeit, die sicherstellt, daß nach Wegnahme und Wiederkehr des low-Pegels zu einem beliebigen Zeitpunkt ein Ausgangssignal gebildet wird, das mit einer vollen high-Phase beginnt und auch wieder endet.




Abb. 21 Diagramm zur Abb. 20

Zur Verdeutlichung der Wirkungsweise ist in Abb. 21 der zeitliche Signalverlauf an den gekennzeichneten Punkten der Schaltung angegeben. Die Schaltzeiten der Elemente sind dabei berücksichtigt.

Wird zusätzlich zur Synchronisierung gefordert, daß ein manuell ausgelöstes Signal auf die Dauer einer Taktperiode begrenzt wird, so kann die Schaltung in Abb. 22 angewendet werden. Für die 2 benötigten flankengesteuerten D-FF wird eine integrierte Schaltung D 174 eingesetzt.




Abb. 22 Synchronisierte Einzelimpulserzeugung

Die logische Verknüpfung und Entprellung übernimmt ein D 100. Die Begrenzung der Signallänge auf eine Taktperiode wird

realisiert, indem nur bei Setzen des FF 1 die UND-Bedingung erfüllt ist. Schon mit der nächsten Taktflanke wird wieder die Antivalenz der Ausgänge von FF 1 und FF 2 sichergestellt.

5.3.2 Interface-Schaltungen

Unter dem Begriff Interface werden heute sowohl die Gesamtheit der logischen, elektrischen, funktionellen und konstruktiven Bedingungen einer Nahtstelle als auch die körperlichen Einrichtungen zusammengefaßt, die zur Sicherstellung der gegenseitigen Anschlußfähigkeit mehrerer Komponenten eines Gesamtsystems erforderlich sind.

Jeder qualitative technologische Sprung in der Bauelemente-industrie führte über weiterentwickelte Bauelemente und Bausteinsysteme zu jeweils neuen Gerätekonfigurationen und Gerätesystemen. Die Hersteller bemühen sich innerhalb der Systeme um weitgehende Kompatibilität der elektrischen und konstruktiven Parameter der Systemkomponenten. Erst dadurch wurde die modulare Realisierung umfangreicher Anlagen sinnvoll.

In der industriellen Steuerungstechnik existieren aber fast immer Geräte und Einrichtungen mit unterschiedlicher Bauelementebasis nebeneinander. Die Kopplung von Komponenten verschiedener Technologien oder Generationen, aber auch von Geräten unterschiedlicher Hersteller, kann zu einem erheblichen zusätzlichen Aufwand an den Schnittstellen führen. Wir wollen an dieser Stelle die konstruktiven Bedingungen (Abmessungen, Steckverbinder, Steckerbelegungen) ausklammern und uns auf die statischen und dynamischen elektrischen Bedingungen konzentrieren.

Zur Einhaltung der statischen Bedingungen ist in erster Linie die Angleichung der logischen Pegel erforderlich, aber auch die Gewährleistung eventuell geforderter Mindestströme und die Vermeidung verbotener Strömwerte zu beachten. Es muß stets erfüllt sein, daß die zulässige Schaltleistung (Ausgangsleistung) einer steuernden Stufe größer ist als die benötigte Eingangsleistung der von ihr gesteuerten Elemente.

Zur Einhaltung der dynamischen Bedingungen an Schnittstellen gehören die Sicherstellung vorgeschriebener Mindestimpulsbreiten

und Mindestwerte für die Flankensteilheit der Nutzsignale an den gesteuerten Eingängen und die zeitliche und amplitudenmäßige Begrenzung von Störsignalen. Besondere Beachtung verdient in diesem Zusammenhang die Signalbeeinflussung durch Leitungen.

5.3.2.1 Kopplung unterschiedlicher Logiksysteme

Einfache Verhältnisse ergeben sich bei der Kopplung von Logikfamilien, deren Speisespannung und Logikpegel unterschiedliche Werte bei gleicher Polarität aufweisen, wenn die Schaltleistungen jeweils größer als die Steuerleistung sind. Dieser Fall trifft für den Übergang von Widerstands-Transistor-Logik (RTL) und Transistor-Transistor-Logik bei beiden Richtungen zu. Wenn als Realisierung der RTL die KME-3 Hybridschaltkreise aus Hermsdorf betrachtet werden, so zeigt die Abb. 23




Abb. 23 Kopplung TTL-KME 3

Möglichkeiten der Pegelanpassung TTL - RTL. Als TTL-Schaltkreis wird eine Stufe mit offenem Kollektorausgang (D 126) benötigt. Der externe Widerstand wird mit der Speisespannung + 12 V verbunden. Die Gegenrichtung ist in Abb. 24 dargestellt.




Abb. 24 Kopplung KME 3 - TTL

Der KMF-3-Pegel ($0 \leq L \leq 0,5 \text{ V}$; $7,5 \text{ V} \leq H \leq 12 \text{ V}$) wird durch die Zenerdiode bei H-Signal auf den Wert der Zenerspannung begrenzt. Ein L-Signal wird nicht beeinflusst. Komplizierter werden die Verhältnisse, wenn beispielsweise p-Kanal MOS (Schaltkreise der U-Serie des Kombiniertes Funkwerk Erfurt) mit TTL-Schaltkreisen gekoppelt werden müssen. In dem Fall muß zur Anpassung der gegensätzlichen Potentiale und der unterschiedlichen Innenwiderstände ein zusätzlicher Transistor mit weiteren Bauelementen entsprechend Abb. 25 und Abb. 26 eingesetzt werden.




Abb. 25 Kopplung p-MOS (Hochvolt) - TTL




Abb. 26 Kopplung TTL - p-MOS (Hochvolt)

In beiden Fällen ist der Eingangsspannungsteiler so dimensioniert, daß bei Werten um 0 V am Eingang der Transistor gesperrt bleibt. Bei Potentialen, die der logischen "1" entsprechen, (p-MOS - 9 V - 13 V) wird der Transistor jeweils leitend, und am Kollektor des Transistors steht etwa Massepotential bereit. (Beachte! pnp Si-Transistor bei TTL - p-MOS). Eine moderne Schaltungskonzeption für die Kopplung stark unterschiedlicher Signalpegel ermöglicht der Einsatz von Optokopplern. Durch die vollständige galvanische Trennung von Ein- und Ausgang wird das steuernde Signal potentialfrei bereitgestellt,

so daß eine problemlose Weiterverarbeitung erfolgen kann.

5.3.2.2 Eingangsschaltungen

5.3.2.2.1 Sicherheitstechnische Anpassung

Außer der Problematik, die schon bei der Kopplung von unterschiedlichen Logiksystemen behandelt wurde, sind an den Signaleingängen industrieller Steuerungen weitere Besonderheiten zu berücksichtigen. Einerseits sind teilweise zusätzliche Maßnahmen nötig, wenn von den noch häufig kontaktbehafteten Eingabelementen (Kontaktprellen) auf kontaktlose Informationsverarbeitung übergegangen wird und andererseits kann an diesen Schnittstellen das zu Übertragende Potential relativ leicht verfälscht werden durch Kontaktunsicherheiten in den Steckverbindern bzw. Erdschluß oder Leitungsbruch in den Verbindungskabeln, die teilweise Lageänderungen und Vibrationen ausgesetzt sind. Durch solche Störungen hervorgerufene Potentialänderungen dürfen keine ungewollte Einschaltung von Stellgliedern zur Folge haben und das gewollte Abschalten nicht blockieren. Ein logisches Element, das all diese Forderungen erfüllen soll, muß bei offenem Eingang sich in dem gleichen Zustand befinden, den es auch bei Kurzschluß des Einganges mit Bezugspotential einnimmt. Beim Relais sind diese Voraussetzungen erfüllt. Bei TTL-Schaltkreisen im Normalfall nicht. Erst durch eine Zusatzbeschaltung sind die Forderungen realisierbar. Da kontaktbehaftete Betätigungselemente zum zuverlässigen Betrieb meist eine Mindestspannung und einen Mindeststrom benötigen, die größer als die Eingangswerte der Schaltkreise sind, sind zusätzliche Bauelemente sowieso nicht zu umgehen.

In Abb. 27 ist eine Einschaltfunktion für TTL gezeigt, die die sicherheitstechnischen Forderungen berücksichtigt. Durch den Spannungsteiler direkt am TTL-Eingang bewirkt nur eine von außen über das Betätigungselement und die Verbindungsleitung angelegte Spannung (im Beispiel 48 V) ein H-Potential am Schaltkreiseingang.




Abb. 27 TGL-gerechte Einschaltfunktion

Für die Dimensionierung wurde angenommen, daß der vorgeschriebene Mindeststrom des Kontaktes ≈ 40 mA beträgt. Bei anderen Spannungen und Strömen zur Betätigung kann R_1 und R_2 unter der Bedingung variiert werden, daß $R_2 \leq 330 \Omega$ ist. Diese Grenze darf zur einwandfreien L-Potentialbildung am TTL-Eingang nicht überschritten werden. Die Zenerdiode schützt den TTL-Eingang vor unzulässigen hohen positiven und negativen Spannungen (insbesondere bei Defekt von R_2). Der Kondensator wirkt in Verbindung mit der wechselstrommäßigen Parallelschaltung von R_1 , R_2 als Siebglied. Dementsprechend ist in die Gleichung (1) für R der Wert aus (3) einzusetzen

$$R = \frac{R_1 \cdot R_2}{R_1 + R_2} \quad (3)$$

Mit den Werten aus Abb. 27 ergibt sich $\tau \approx 0,1$ ms. Soll durch Vergrößerung des Kondensators eine erforderliche Schaltverzögerungszeit eingestellt werden, so ist zu beachten, daß nach der Zeit τ die Spannung am Kondensator auf den 0,63fachen Teil des Endwertes angestiegen ist, die Schaltschwelle der TTL-Eingänge ($\approx 1,5$ V) aber schon nach $\approx \tau/2$ erreicht ist. Weiterhin wird durch entsprechend große Kondensatoren die zulässige Flankenzeit überschritten, so daß eine der im Punkt 5.3.2.1.2 behandelten Maßnahmen erforderlich ist.




Abb. 28 TGL-gerechte Ausschaltfunktion

Abb. 28 zeigt die äquivalente Anordnung zur Realisierung einer Ausschaltfunktion. Für die Wirkungsweise gelten die Bemerkungen zur Einschaltfunktion analog.

Bei den industriell hergestellten Eingangsbaugruppen (Leiterplatten KSALH 20 - 21,01) des VEB Starkstromanlagenbau Erfurt /6/ ist eine andere Lösung realisiert. Alle Einschaltsignale müssen low-aktiv an die Leiterplatte gelegt werden (Abb. 29).




Abb. 29 Einschaltfunktion mit low-aktivem Signal

Durch Umformungen mit dem Morganschen Satz sind mit TTL-Schaltkreisen sowohl UND- als auch ODER-Glieder realisiert, die für negative Logik gültig sind ($1 \triangleq \text{low}$; $0 \triangleq \text{high}$). Ein offener (unterbrochener) Eingang erzwingt bei logisch richtigem Entwurf immer den ungefährlichen Zustand.

Für Ausschaltfunktionen, die aus Sicherheitsgründen mit Öffnern zu realisieren sind, zeigt Abb. 30 die entsprechende Lösung.




Abb. 30 Ausschaltfunktion durch Aufhebung des low-Potentials

Der Strom aus dem TTL-Eingang kann nur abfließen, so lange der Kontakt nicht betätigt wird und keine andersgeartete Unterbrechung vorliegt. Es ist zu beachten, daß bei dieser Lösung die Speisespannung der Logik unbedingt erdfrei bereitgestellt werden muß, da sonst bei einem Erdschluß einer Signalleitung keine Funktionsfähigkeit garantiert werden kann. Zur Gewährleistung der Sicherheit ist außerdem eine Erdschlußüberwachung vorzusehen.

5.3.2.2 Dynamische Anpassung

Zur dynamischen Anpassung von TTL-Gattern schreibt der Hersteller eine maximale Flankenzeit von $1\mu s$ vor.

Möchte man zur Unterdrückung von kurzzeitigen Störimpulsen nicht auf den Kondensator in Abb. 27 und Abb. 28 verzichten, so muß dem Eingang zunächst ein Impulsformer folgen. Diese Schaltungen, die unter dem Namen Schmitt-Trigger vielfach in der Literatur /7/ beschrieben sind, bilden elektronisch ein Relais nach ($U_{\text{ein}} > U_{\text{aus}}$; $U_{\text{ein}} - U_{\text{aus}} = \text{Hysterese}$). Sie wandeln damit analoge Spannungen in digitale Signale um. Mit TTL-NAND hat sich die Lösung in Abb. 31 bewährt.




Abb. 31 Trigger mit niederohmigem Eingang

U_{ein} liegt für die angegebene Dimensionierung bei $\approx 1,5 \text{ V}$ und U_{aus} bei $\approx 1,1 \text{ V}$. Die Angaben gelten allerdings nur für sehr niederohmige Quellen ($R_i \approx 50 \Omega$), da die Reihenschaltung $R = R_1 + R_2$ insbesondere die Ausschaltspannung beeinflusst (für $R = 680 \Omega$ sinkt U_{aus} auf $\approx 0,5 \text{ V}$). Für hochohmige Quellen $R_i > 500 \Omega$ muß wieder ein Transistor zwischen Eingang und TTL-Gatter geschaltet werden, der den Strom aus dem TTL-Eingang bei low ableiten kann. Die in Abb. 32 angegebene Lösung ist der Literatur /4/ entnommen.




Abb. 32 Trigger mit hochohmigem Eingang

In dieser Schaltung ist der Maximalwert von R_1 vom Stromverstärkungsfaktor des Transistors abhängig. Mit R_2 läßt sich die Schwellenspannung einstellen. Für Anschluß von TTL-Schaltkreisen sind in Abb. 32 geeignete Werte angegeben.

Konstruktiv günstiger als mit diskreten Transistoren, lassen sich Trigger mit hochohmigem Eingang durch Einsatz der analogen Schaltkreise A 109, A 301 oder A 902 realisieren. Kostengünstig ist dabei die Lösung in Abb. 33.




Abb. 33 A 902 als Trigger mit hochohmigem Eingang

Zu beachten ist u.U., daß im Gegensatz zu Abb. 31 und Abb. 32 die letztgezeigte Lösung bei offenem Eingang low-Potential am Triggerausgang erzeugt.

Werden kontaktbehaftete Geber benutzt, um Taktsignale oder Impulse zu erzeugen, die gezählt werden sollen, so stört das

Prellen der Kontakte erheblich. Grundsätzlich lassen sich die Prellstörungen durch Siebglieder (Tiefpaß) beseitigen, deren Zeitkonstante größer als die Prellzeit ist. Durch die gleichzeitige nachteilige Beeinflussung der Flanke des Nutzsignales wird fast immer auf die Entprellschaltung in Abb. 34 zurückgegriffen, die ohne R-C-Glied auskommt.




Abb. 34 Entprellschaltung mittels RS-FF

Ihr Nachteil ist aber, daß ein Umschaltkontakt benötigt wird, der jeweils in den beiden Endlagen das RS-FF mit dem ersten low-Potential umschaltet.

Ein weiteres Problem der dynamischen Anpassung ist die Impulsverzögerung, -verkürzung und -verlängerung. Für die Impulsverzögerung haben wir schon die Anwendungsmöglichkeiten von D-FF kennengelernt. Es ist dazu ein geeigneter Takt erforderlich. Ohne Takt und vorherige Synchronisierung lassen sich Impulsverzögerungen bei kleinen Zeiten ($< 1\mu s$) durch Laufzeitketten aus Logikelementen realisieren. Da pro TTL-Gatter nur ≈ 12 ns Verzögerung zustandekommen, ist die Zwischenschaltung kleiner RC-Glieder zweckmäßig. Die Verzögerungszeit ist dann etwa gleich der Zeitkonstante τ . Die Schaltung in Abb. 35 enthält die Werte für R und C, die zwischen 2 Gattern nicht überschritten werden sollen.




Abb. 35 Verzögerungsschaltung für kleine Zeiten

Größere Verzögerungszeiten sind durch Zwischenschaltung von monostabilen Multivibratoren und deren Ausgangssignalverarbeitung oder bei sehr exakten, reproduzierbaren Zeitforderungen durch Auslösung von voreinstellbaren Zählvorgängen realisierbar.

Durch logische Auswertung von Originalsignal und dem durch Schaltverzögerungen beeinflussten Signal ist eine Impulsverkürzung möglich. Solche Maßnahmen kommen oft zur Anwendung, wenn manuell ausgelöste Startsignale zeitlich begrenzt werden müssen. Die angegebene Schaltung (Abb. 36) basiert auf der Anordnung aus der Abb. 35.




Abb. 36 Impulsverkürzungsschaltung mit Angabe des Zeitverlaufes der Signale

Mit dem gleichzeitig angegebenen Zeitverlauf der Signale an den gekennzeichneten Punkten ist die Wirkungsweise leicht zu verstehen. Werden nur sehr kurze Impulse benötigt ($\approx 20\text{ns}$), so kann R und C entfallen. Dieser Lösung wird bei TTL meist der Vorzug gegenüber differenzierenden Gliedern zur Nadelimpuls-erzeugung gegeben.

Als letzte Funktion im Rahmen der dynamischen Anpassung ist die Impulsverlängerung zu behandeln. Solche Aufgaben sind zu lösen, wenn in getakteten Steuerungen Signale erfaßt werden sollen, die kürzer als die Taktperiode sind. Mit 2 Gattern und einem Differenzierglied in der Verbindungsleitung kommt die Schaltung nach Abb. 37 aus.




Abb. 37 Monoflop für kleine und mittlere Zeiten

Diese Anordnung mit einer stabilen Arbeitslage wird Monoflop genannt. Während der Widerstand nur wenig änderbar ist, kann mit dem Kondensator C die Haltezeit eingestellt werden, die sich wieder nach Formel (1) errechnet. Bei Werten für den Kondensator im Bereich $C > 5\mu F$ ist der Eingang des 2. Gatters durch eine Diode gegen negative Spitzen beim Umschalten zu schützen. Für große Zeiten sind in der angegebenen Literatur weitere Schaltungen mit zusätzlichem diskreten Transistor oder analogen Schaltkreisen zu finden. Bei der Anwendung der Schaltung ist besonders zu beachten, daß die Zeit zwischen kurzem Auslöseimpuls (low-aktiv) und Rückkippen in den stabilen Zustand (Ausgang high) nur dann von R und C bestimmt wird, wenn der Eingangsimpuls kürzer als τ ist. Soll als Sonderfall aus einem beliebig langen Impuls ein Ausgangssignal definierter Dauer generiert werden, so ist vor das Monoflop eine Impulsverkürzung zu schalten.

Bei den sehr schnell verarbeitenden TTL-Elementen ist die Hauptanwendung von Monoflops nicht in Eingangsschaltungen begründet. Viel häufiger werden sie am Ausgang eines TTL-Systems benötigt, wenn auf langsame Elemente übergegangen wird. Man sollte beim Entwurf industrieller Steuerungen aber generell bestrebt sein, die Zahl an monostabilen Schaltungen so gering wie möglich zu halten, da die Zeitkonstanz nur niedrigen Ansprüchen gerecht wird. Außerdem ist die Störempfindlichkeit solcher Glieder groß.

5.3.2.3 Ausgangsschaltungen

Das Schergewicht bei der Anpassung systemfremder Lasten an digitale informationsverarbeitende Einheiten liegt auf der Leistungsverstärkung der Signale. Während innerhalb der Logik das elektrische Signal nur als Träger für die binäre Information dient und der Leistungspegel so gering wie möglich gehalten wird, sollen nach der Verarbeitung Stellglieder angesteuert werden und dabei die erforderlichen Leistungen möglichst verlustarm geschaltet werden. Außer der statischen Pegelanpassung sind auch bei Ausgangsstufen dynamische Probleme zu berücksichtigen, insbesondere dann, wenn die zu schaltenden Verbraucher keine rein ohmsche Last darstellen. Dies ist gegenwärtig sehr häufig der Fall, da mit TTL-Schaltkreisen direkt nur $\leq 0,2$ W schaltbar sind und deshalb oft Relais als Schaltverstärker eingesetzt werden. In Zukunft werden allerdings auch in den Leistungsstufen elektronische Schaltungen die Relais verdrängen. Zur Zeit verhindert der höhere Preis der Leistungselektronik noch die durchgängige Ablösung von Relais und Schütz. Dabei darf auch nicht vergessen werden, daß mit den kontaktbehafteten Elementen unmittelbar eine völlige galvanische Trennung erreicht wird, die elektronisch nur durch zusätzliche Bauelemente (Optokoppler) realisiert werden kann.

Für die Ansteuerung von systemfremden Lasten gibt es zwei prinzipielle Möglichkeiten am TTL-Ausgang:

- Stromabgabe bei H-Pegel am Ausgang (Verbraucher zwischen Ausgang und Bezugspotential),
- Stromaufnahme bei L-Pegel am Ausgang (Verbraucher zwischen Speisespannung und Ausgang).

Für den zuerst genannten Fall der Stromabgabe bei high zeigt Abb. 38 die einfachste Möglichkeit.




Abb. 38 Steuerung einer systemfremden Last durch Stromabgabe bei high des Ausgangs

Der direkte Anschluß von Verbrauchern in dieser Form ist nur sehr beschränkt nutzbar, da durch den Schutzwiderstand im oberen Zweig des Gegentaktausganges der Strom auf sehr kleine Werte begrenzt wird und damit gleichzeitig die Ausgangsspannung stark belastungsabhängig ist (siehe Ausgangskennlinien in /3/). Soll am Ausgang noch der TTL-Pegel bei high-Signal garantiert sein, so darf nach Herstellerunterlagen nur ein Strom von $\leq 400 \mu\text{A} \pm 10$ TTL-Lasten entnommen werden. Durch gemessene Belastungskennlinien wird aber bestätigt, daß bei Ausgangsspannungen von $U_y = 2 \text{ V}$ die Standardgatter $I_y \leq 10 \text{ mA}$ und die Leistungsgatter D 140 $I_y \leq 20 \text{ mA}$ liefern können. Als Verbraucher kommen bei diesen Strom- und Spannungswerten beispielsweise Anzeigeelemente in Form von Lumineszenzdioden zum Einsatz.

Beachte: Für FF-Ausgänge ist diese Betriebsweise nicht zulässig, da dies zu Unsymmetrien oder völliger Verhinderung des Umschaltvorganges führt.

Üblich ist diese Betriebsweise des TTL-Ausganges für den Anschluß von Verbrauchern unter Zwischenschaltung von Transistoren.




Abb. 39 Ausgangsschaltung mit Stromabgabe des TTL-Ausganges

Abb. 39 zeigt einen solchen Anwendungsfall.

Der Basisvorwiderstand R_B errechnet sich nach der Formel 4, wenn $I_B \leq 2 \text{ mA}$ erfüllt ist.

$$R_B = 1,5 \cdot \frac{B}{I_C} \quad B = \text{Großsignalstromverstärkung} \quad (4)$$

Im Grenzbereich $2 \text{ mA} \leq I_B \leq 10 \text{ mA}$ muß eine detaillierte Berechnung vorgenommen werden. Die maximale Nennspannung des Verbrauchers kann $> 5 \text{ V}$ sein. Sie richtet sich nur nach der Sperrspannung des eingesetzten Transistors und setzt eine entsprechend dimensionierte zusätzliche Quelle voraus. Für Kaltkathodenröhren zeigt die Abb. 40 eine erprobte Lösung.




Abb. 40 Ansteuerung von Ziffernanzeigeröhren (Kaltkathodenröhre)

Um nicht den vollen Betrag der Zündspannung schalten zu müssen, wird in diesem Fall die Röhre einseitig an ein konstantes, hohes positives Potential gelegt. Der Transistor SS 200 (Sperrspannung $U_{CEO} = 70 \text{ V}$) schaltet nur einen Potentialhub in der Größe der Hilfsspannung ($U_H = 60 \text{ V}$). Der resultierende Betrag der Spannung an der Röhre erreicht dadurch Werte, die einerseits kleiner als die Löschspannung und andererseits größer als die Zündspannung sind.

Die zweite Möglichkeit der Anschaltung von Verbrauchern an TTL-Ausgänge ist energetisch günstiger (Abb. 41).




Abb. 41 Direkte Anschaltung einer Last durch Stromaufnahme bei low

Bei der Stromaufnahme durch den unteren Transistor der TTL-Gegentaktendstufe treten im Schaltkreis geringere Stromwärmeverluste auf. Mit den Standardgattern darf ein Lastwiderstand $R_L \geq 250 \Omega$ und beim Leistungsgatter D 140 ein $R_L \geq 100 \Omega$ gegen die Speisespannung von + 5 V betrieben werden. Die Nennspannung der Verbraucher muß dabei $\approx 4,5$ V sein. Eine Ausnahme bildet der Schaltkreis D 126 mit offenem Kollektor. Er ermöglicht die Anschaltung einer externen Last gegen eine zweite Speisespannung mit $U_B \leq 15$ V.

Werden Ströme $I_{\text{nenn}} > 20$ mA (bzw. > 50 mA beim D 140) benötigt, so ist auch in dieser Betriebsart des TTL-Ausganges die Zwischenschaltung einer Transistorstufe bei Gattern mit offenem Kollektor möglich. Die Abb. 42 zeigt, wie mit einem KU 601 und einem weiteren Widerstand ein Verbraucher von 48 W betrieben werden kann.




Abb. 42 Ausgangsschaltung mit Stromaufnahme des TTL-Ausgangs

Für noch größere Lastströme reicht die Verstärkung eines Transistors nicht aus, so daß dann Darlington-Anordnungen zum Einsatz kommen.

In den Schaltungen mit zusätzlichem Transistor war die Last stets zwischen Kollektor und Speisespannung geschaltet. Zur besseren Prüfbarkeit von Anlagen wird teilweise in TGL vorgeschrieben, daß die Verbraucher einseitig fest mit dem Bezugspotential verbunden sein müssen. Zur Realisierung dieser Forderung zeigt die Abb. 43 eine Möglichkeit. Der pnp-Transistor kann nur leitend werden, wenn der erforderliche Basisstrom ($-I_B$) über den TTL-Ausgang abfließt. Dies ist nur bei low-Signal am Punkt Y möglich. Da bei high-Pegel der untere Zweig der Gegentaktstufe gesperrt ist und der obere Zweig in Richtung




Abb. 43 Ausgangsschaltung mit Stromaufnahme des TTL-Ausganges R_L einseitig mit Bezugspotential verbunden

Emitter Kollektor keinen nennenswerten Stromfluß ermöglicht, bleibt der externe pnp-Transistor gesperrt.

Besondere Maßnahmen sind bei der Anschaltung von Glühlampen erforderlich, um die Einschaltstromspitze durch den geringen Kaltwiderstand des Glühfadens zu dämpfen. Durch einen Widerstand wird ein ständiger Stromfluß in der Größe $I \approx \frac{1}{8} \cdot I_{\text{nenn}}$ zum Vorheizen aufrechterhalten. Eine Dimensionierung ist in Abb. 41 als Beispiel angegeben.

Am Anfang wurde schon erwähnt, daß auch in Ausgangsschaltungen dynamische Probleme zu lösen sind. Da die TTL-Schaltkreise in Nano- und Mikrosekunden die Informationsverarbeitung realisieren, reicht die Impulsdauer oft nicht aus, um die Information in den trägen, massebehafteten Stellgliedern wirksam werden zu lassen. Durch Speichern der kurzzeitigen Signale ist dieses Problem stets lösbar. Mit den schon behandelten Monoflops ist eine Impulsverlängerung realisierbar. Dies entspricht einer zeitlich begrenzten Speicherung. Aufwendiger, aber sicherer ist die Aufstellung zusätzlicher Lösbedingungen, die statische Speicher (RS - FF) wieder zurücksetzen.

Ein anderes Problem der dynamischen Anpassung ist das Schalten komplexer Widerstände. Bekanntlich treten beim plötzlichen Abschalten von Induktivitäten Überspannungen auf, die wesentlich größer als die ursprüngliche Speisespannung sein können.

Die Induktionsspannung U_L , die als Abschaltspitze oszillographisch gemessen werden kann, errechnet sich nach der Formel

$$U_L = L \cdot \frac{di}{dt} \quad (5)$$

In kontaktbehafteten Schaltungen führt dieser Sachverhalt zu Funkenbildung, Kontaktabbrand und verringerter Lebensdauer sowie

Zuverlässigkeit. Transistorschaltungen reagieren sehr empfindlich auf Überlastungen und werden schon bei kurzzeitigen Überspannungen zerstört. Die häufigste Gegenmaßnahme gegen unzulässige Abschaltspitzen ist die Parallelschaltung einer Freilaufdiode zur Induktivität. Ihre Polung ist stets so zu wählen, daß sie auf die Speisespannung bezogen, gesperrt ist (Abb. 44).




Abb. 44 Ausgangsschaltung für induktive Last

Die Diode muß so gewählt werden, daß sie in der Lage ist, die gesamte gespeicherte Energie der Spule (W_L) aufzunehmen.

$$W_L = L \cdot \frac{I^2}{2} \quad (6)$$

Dies ist stets erfüllt, wenn der statisch zulässige Flußstrom (I_F) der Diode größer oder gleich dem Nennstrom der zu schaltenden Induktivität ist. Der Strom durch die Freilaufdiode klingt mit der Zeitkonstante τ_1 nach Formel (7) ab.

$$\tau_1 = \frac{L}{R} \quad (7)$$

Da bei Dioden meist eine kurzzeitige Stromüberlastung gestattet ist, die von den Herstellern durch den Wert I_{FSM} gekennzeichnet wird, darf eine Diode mit kleinerem Wert I_F eingesetzt werden, wenn nach der maximal erlaubten Überlastungszeit der zulässige Dauerstrom unterschritten wird.

Trotz Freilaufdiode besteht bei sehr schnellen Schaltvorgängen die Gefahr der Zerstörung des Transistors. Die Diode benötigt zum Übergang vom gesperrten zum leitenden Zustand eine Umschaltzeit. In dieser wird die Induktionsspannung nicht begrenzt. Der Kondensator in Abb. 44 verlangsamt den Umschaltvorgang des Transistors und wird deshalb teilweise als Bremskondensator bezeichnet. Die Zeitkonstante τ_2 errechnet sich in dieser Schaltung nach der Formel (8). Der Wert B stellt die Großsignal-

stromverstärkung

$$\tau_2 = R_B^* \cdot C \cdot B \quad (8)$$

des Transistors dar. R_B^* setzt sich aus der Reihenschaltung des Widerstandes R_B und dem Innenwiderstand der ansteuernden Quelle zusammen. Allerdings muß man berücksichtigen, daß durch die Verlängerung des Abschaltvorganges die Verlustleistung im Transistor ansteigt.

Als letzter Sonderfall eines Verbrauchers soll die Anschaltung einer Leitung an den TTL-Ausgang behandelt werden. In der Praxis der Impulstechnik wird zwischen "elektrisch kurzen" und "elektrisch langen" Leitungen unterschieden. Das Kriterium für die Differenzierung ist der Quotient aus der Laufzeit des Signals in der Leitung und der Flankenzeit. Bei Quotienten < 1 handelt es sich um elektrisch kurze Leitungen. Für eine mittlere Signalausbreitungsgeschwindigkeit von $0,2 \text{ m} \cdot \text{ns}^{-1}$ und systemeigene Flanken errechnet sich eine Grenzlänge $l \approx 0,5 \text{ m}$. Während bei kurzen Leitungen Verbindungen ohne besondere Maßnahmen als Einzeldraht oder Leitungszug unangepaßt möglich sind, müssen lange Leitungen angepaßt werden. Anpassung heißt hier, daß ein Leitungsgebilde mit definiertem Wellenwiderstand zum Einsatz kommt und mindestens an einer Seite (Sender oder Empfänger) mit dem Wellenwiderstand abgeschlossen wird.

Verdrillte Zweidrahtleitungen besitzen einen Wellenwiderstand von $100 \Omega \dots 130 \Omega$. Eine Anpassung mit dem TTL-Eingang $R_{\text{ein}} \approx 1,2 \text{ k}\Omega$ ist nicht einfach realisierbar. Da der TTL-Ausgang beim L/H Übergang einen Quellenwiderstand $R_a \approx 120 \Omega$ besitzt, existiert dafür Anpassung. Um den Quellenwiderstand beim H/L Übergang ($R_a \approx 10 \Omega$) auf 120Ω zu vergrößern, wird nach /1/ ein Widerstand von $\approx 110 \Omega$ in Reihe zum Ausgang geschaltet und für die andere Flanke durch eine Diode überbrückt (Abb. 45).




Abb. 45 Angepaßte Ankopplung einer Leitung

Eine so einfache Maßnahme zur Impulsübertragung von TTL-Signalen auf Leitungen ist für Entfernungen ≤ 20 m meist ausreichend. Für spezielle Aufgaben existiert inzwischen eine ganze Palette /1/ von Leitungstreibern und Leitungsempfängern, die eine bessere Störunterdrückung garantieren.

5.3.3 Aufgaben und Versuche zum Abschnitt 5.3

Teil 1 Versuche mit dem Lehrbaukasten

1. Bauen Sie die Schaltung nach Abb. 17 ohne Stopeingang des Gatters 2 auf, und oszillographieren Sie den Ausgang Y für die angegebenen Kapazitätswerte $C = 1n, 100n, 470 \mu F$!
2. Bauen Sie die Schaltung nach Abb. 46 auf, und zeigen Sie den Zählerstand mittels 7-Segmentanzeige an!




Abb. 46 Schaltung zu Aufgabe 2

Drücken Sie mehrmals (9), und notieren Sie den erreichten Zustand!

Erklären Sie, warum nur Zählerstände zwischen 8 und 15 angezeigt werden!

3. Ersetzen Sie das NAND im umrahmten Feld so durch ein D-FF, so daß bei jeder Betätigung des Schalters (9) der Zähler bei der Zahl 8 stehenbleibt!
4. Testen Sie die Schaltung nach Abb. 31, indem Sie an A niederohmig ein änderbares Potential $0 \dots 5$ V anlegen (externes Stromversorgungsgerät; bzw. 50Ω Potentiometer benutzen) und den Ausgang Y mit dem Spannungsmesser verbinden!
Wiederholen Sie den Versuch für $R_1 = 1 k\Omega$!

5. Weisen Sie die Impulsbildung der Schaltung Abb. 36 nach, indem Sie an A einen Schalter (9) anschließen und mit Y ein JK-FF kippen!
6. Steuern Sie das Monoflop aus Abb. 37 ($C = 470 \mu F$) mit Y aus der Aufgabe 5 an, und beobachten Sie den Potentialverlauf des Monoflops am Ausgang durch einen angeschlossenen Spannungsmesser und einen Oszillographen!

Teil 2 Formale Fragen und Aufgaben

7. Welche Auswirkung besitzt der Eingangsspannungsteiler in Abb. 27 bezüglich der Störsicherheit?
8. Für die Impulsverzögerung lassen sich sowohl Monoflops als auch voreinstellbare Zähler mit entsprechender Ausgangslogik einsetzen. Welche technischen Randbedingungen beeinflussen die Wahl der Realisierung?
9. Durch einen Bremskondensator (Abb. 44) wird der Nennstrom $I_{\text{nenn}} = 0,1 \text{ A}$ eines induktiven Verbrauchers $L = 0,1 \text{ H}$ in $100 \mu s$ durch Verzögerung des Ausschaltvorganges eines Transistors abgebaut. Ist theoretisch unbedingt eine Freilaufdiode erforderlich, wenn die maximal zulässige Sperrspannung des Transistors mit $U_{\text{CEO}} = 120 \text{ V}$ angegeben ist?
10. Geben Sie Gründe an, weshalb man in TTL-Systemen möglichst mit low-aktiven Steuersignalen zwischen einzelnen Baugruppen (Leiterkarten) arbeiten sollte!

Lösungen zu den Aufgaben 5.2

1. -
2. Durch die asynchrone Arbeitsweise tritt sowohl beim Übergang von 5 nach 6 als auch beim Übergang von 7 nach 0 kurzzeitig der Zustand 4 auf, der ein Umschalten des FF bewirkt.
3. Durch die Änderung entsteht ein Rückwärtszähler.
4. -
5. Das FF schaltet nur beim Zustand 4 um. Durch das synchrone Umschalten treten die Übergangszustände nicht mehr auf.
6. -
7. $R = \overline{Q_B Q_C Q_D}$ $\dot{U} = R$
8. -
9. $J_A = \overline{BC}$ $K_A = 1$
 $J_B = A$ $K_B = \overline{A C}$
 $J_C = A B$ $K_C = B$
10. -
11. Abb. 47
12. Abb. 48
13. -
14. $0 \triangleq \overline{Q_A} \overline{Q_C}$ $4 \triangleq Q_B \overline{Q_A}$
 $1 \triangleq Q_A \overline{Q_B}$ $5 \triangleq Q_A Q_C$
 $2 \triangleq Q_B \overline{Q_C}$
 $3 \triangleq \overline{Q_B} Q_C$
15. -








Abb. 48 Lösungsbeispiel zu Aufgabe 12



Lösungen zu den Aufgaben 5.3.3

1. -
2. Das Signal des Schalters 9 wird nur wirksam, wenn der Ausgang 2^3 des Zählers high ist.
3. Soll der Takteingang durch ein manuell betätigtes Signal in einem definierten Zustand gesperrt werden, so ist eine Synchronisation erforderlich. Das Signal des Schalters (9) bereitet durch Belegung des D-Einganges das FF vor und der gewünschte Zählerstand wird als Takt des FF benutzt. Da ein NAND durch das D-FF ersetzt wird, muß \bar{Q} als Ausgang benutzt werden.
4. Für $R_1 = 220\Omega$ besitzt der Trigger eine kleine Hysterese. Bei $R_1 = 1k\Omega$ läßt sich der Trigger noch sicher einschalten. Die Ausschaltspannung sinkt exemplarabhängig jedoch bis zu negativen Eingangsspannungen ab.
5. -
6. Das Monoflop wird durch einen H/L Übergang am Eingang aktiviert. Der Ausgang Y verbleibt für die Haltezeit auf high. Da die Haltezeit bei der angegebenen Dimensionierung nur etwa 0,4 s beträgt, erreicht der Zeiger des Spannungsmessers nicht die Endstellung.
7. Da mögliche Störungen, die auf der Übertragungsleitung kapazitiv oder induktiv eingekoppelt werden, im gleichen Verhältnis wie das Nutzsignal geteilt werden, erhöht sich die Störsicherheit.
8. Die Entscheidung zur Realisierungsvariante wird durch die vorgegebenen Toleranzen beeinflusst. Die Haltezeit der Monoflops ist sowohl von der Speisespannung als auch der Temperatur abhängig.
9.
$$U_L = L \cdot \frac{di}{dt} = \frac{0,1 \text{ Vs} \cdot 0,1 \text{ A}}{0,1 \text{ ms}} = 100 \text{ V}$$

Unter den angegebenen Bedingungen ist $U_L < U_{CBO}$ und damit nicht unbedingt eine Freilaufdiode erforderlich.
10. Da ein offener TTL-Eingang high-Potential darstellt, wird durch mögliche Unterbrechungen oder Kontaktunsicherheiten bei low-aktiven Steuersignalen keine Funktion ausgelöst.

Ergänzung der Liste der Bausteine des Lehrbaukastens

Bezeichnung	Symbol	Funktion	Anzahl
Decimaler Vor- Rückwärts- Zähler		voreinstellbar	2
Binärer Vor- Rückwärts- Zähler		voreinstellbar	2
4 bit Schieberegister		parallel setzbar	2
16 bit RAM-Speicher		offener Kollektor	1

Bezeichnung	Symbol	Funktion	Anzahl
Diskrete Bauelemente			1
Potentiometer			1

Literaturverzeichnis

- 1 Kühn,/Schmied,: Handbuch Integrierte Schaltkreise.
Verlag Technik, Berlin 1978.
- 2 Schlenzig,/Stammler,: Schaltungssammlung für den Amateur.
Militärverlag, Berlin 1979
1. Auflage, 2. Lieferung.
- 3 Bipolare digitale Schaltkreise.
Katalog Halbleiterwerk, Frankfurt/O
1975/1976.
- 4 Jakubaschk, H.: Das große Schaltkreisbastelbuch.
Militärverlag, Berlin 1978.
- 5 Kühne, H.: Schaltbeispiele mit dem
Operationsverstärker A 109.
elektronica 170.
Militärverlag, Berlin 1979
- 6 Geßner, D.: Drahtbruchsichere Logik von
verdrahtungsprogrammierten
NNC-Steuerungen.
Der VEM Elektro Anlagenbau
16 (1980) H 2 S. 76-77
- 7 Funke, R./Liebscher,S.: Grundsaltungen der Elektronik.
Verlag Technik, Berlin 1979.